Alchip Technologies setzt seine Rolle als Gründungsmitglied der 3DFabric Alliance von TSMC in die Tat um, indem das Unternehmen seine 3nm-Prozesstechnologie und seine fortschrittlichen Packaging-Fähigkeiten verbessert. Das Unternehmen unterstützt die Ende Oktober angekündigte Foundry-Initiative, da es sie als Markttreiber ansieht, der Alchips fortschrittlichste ASIC-Technologie für High-Performance-Computing in führende Kundenanwendungen bringen wird. Die 3DFabric von TSMC ist eine umfassende Familie von 3D-Silizium-Stacking- und fortschrittlichen Packaging-Technologien, die den Kunden Innovationen auf Systemebene ermöglichen.

Sie besteht aus TSMCs Frontend-Technologien oder TSMC-SoIC (System on Integrated Chips), speziellen Fabriken für die Montage und das Testen von 3D-Siliziumstapeln und TSMCs 3DFabric Backend-Technologien wie CoWoS und InFO-Packaging-Technologien. Die TSMC 3DFabric Alliance ist die jüngste Ergänzung der Open Innovation Platform (OIP) von TSMC. Die neuen Allianzpartner haben frühzeitigen Zugang zu den 3DFabric-Technologien von TSMC, so dass sie ihre Lösungen parallel zu TSMC entwickeln und optimieren können.

Dies ermöglicht den Kunden eine frühzeitige Verfügbarkeit von EDA, IP, Speicher, Outsourced Semiconductor Assembly and Test (OSAT), Substrat und Tests. Alchip hat 3nm-ASIC-Designs von Kunden übernommen und wird im Januar 2023 seinen ersten Testchip auf Band bringen. Alchip ist das erste Unternehmen für Hochleistungs-ASICs, das bekannt gegeben hat, dass das gesamte Design- und Produktions-Ökosystem für die neueste N3E-Prozesstechnologie von TSMC bereit ist.

Im Bereich des fortschrittlichen Packaging arbeitet Alchip an der Feinabstimmung seiner branchenführenden Chip-on-Safer-on-Substrate (CoWoS) Packaging-Fähigkeit. CoWoS verbessert die gesamte Chip-Verbindungsdichte und -Leistung und ist für fast alle ASICs im High-Performance-Computing (HPC) entscheidend. CoWoS ist eine 2,5D-Wafer-Level-Multi-Chip-Packaging-Technologie, bei der die Chips nebeneinander auf einem Silizium-Interposer platziert werden.

Mikrobumps verbinden einzelne Chips mit einem Silizium-Interposer und bilden so einen Chip-on-Wafer. Das Packaging wird durch das Bonden auf ein Gehäusesubstrat abgeschlossen. CoWoS-Chipsätze umfassen ein hochleistungsfähiges System-on-a-Chip (SoC) und einen Hochleistungsspeicher (HBM3 oder HBM2E).

Der CoWoS-Service von Alchip deckt alle CoWoS-Gehäusetypen wie CoWoS-S, CoWoS-R und CoWoS-L ab.