SK hynix Inc. gab bekannt, dass das Unternehmen vor kurzem eine Absichtserklärung mit TSMC unterzeichnet hat, um bei der Produktion der nächsten HBM-Generation zusammenzuarbeiten und die Integration von Logik und HBM durch fortschrittliche Gehäusetechnologie zu verbessern. Das Unternehmen plant, die Entwicklung von HBM4, der sechsten Generation der HBM-Familie, die ab 2026 in Massenproduktion gehen soll, durch diese Initiative voranzutreiben. SK hynix sagte, dass die Zusammenarbeit zwischen dem weltweit führenden Unternehmen im Bereich der KI-Speicher und TSMC, einer der weltweit führenden Logik-Fertigungsstätten, zu weiteren Innovationen in der HBM-Technologie führen wird.

Es wird erwartet, dass die Zusammenarbeit durch die trilaterale Zusammenarbeit zwischen Produktdesign, Foundry und Speicheranbieter zu einem Durchbruch bei der Speicherleistung führen wird. Die beiden Unternehmen werden sich zunächst auf die Verbesserung der Leistung des Basis-Die konzentrieren, der ganz unten im HBM-Gehäuse montiert ist. HBM wird hergestellt, indem ein Core-DRAM-Die auf einen Basis-Die mit TSV-Technologie gestapelt wird und eine festgelegte Anzahl von Schichten im DRAM-Stapel mit dem Core-Die durch TSV vertikal zu einem HBM-Gehäuse verbunden wird.

Der Basis-Die, der sich unten befindet, ist mit der GPU verbunden, die das HBM steuert.TSV (Through Silicon Via): Eine Verbindungstechnologie, die die oberen und unteren Chips mit einer Elektrode verbindet, die vertikal durch den Basis-Logikchip und die DRAM-Chips verläuft. Je nach Chipdesign kann es Tausende von TSVs geben. SK hynix hat für die Herstellung der Basischips bis HBM3E eine eigene Technologie verwendet, plant aber, für die HBM4-Basischips den fortschrittlichen Logikprozess von TSMC zu übernehmen, damit zusätzliche Funktionen auf begrenztem Raum untergebracht werden können.

Dies hilft SK hynix auch bei der Herstellung von kundenspezifischem HBM, das eine breite Palette von Kundenanforderungen an Leistung und Energieeffizienz erfüllt. SK hynix und TSMC haben außerdem eine Zusammenarbeit vereinbart, um die Integration von SK hynix' HBM und TSMCs CoWoS®?-Technologie zu optimieren und gleichzeitig auf gemeinsame Kundenanfragen in Bezug auf HBM zu reagieren.

CoWoS (Chip auf Wafer auf Substrat): Ein TSMC-eigener Verpackungsprozess, der GPU/xPU, einen Logikchip und HBM auf einem speziellen Substrat, einem sogenannten Interposer, verbindet. Es wird auch als 2,5D-Packaging bezeichnet, da der Logikchip und das vertikal gestapelte (3D) HBM in ein Modul integriert werden, das auf einem horizontalen (2D) Gehäusesubstrat platziert wird.