Alphawave Semi hat die erfolgreiche Inbetriebnahme seiner ersten Chiplet-Connectivity-Siliziumplattform auf TSMCs fortschrittlichstem 3nm-Prozess bekannt gegeben. Dieses neue Silizium-erprobte Universal Chiplet Interconnect Express (UCIeTM) Subsystem erweitert das Portfolio und die Führungsposition von Alphawave Semi im Bereich Konnektivitäts-Silizium. Es ebnet den Weg für ein robustes, offenes Chiplet-Ökosystem, das die Konnektivität und die Rechenleistung für leistungsstarke KI-Systeme beschleunigt. Eine branchenweit erste Live-Demonstration der 24 Gbps UCIe-Siliziumplattform von Alphawave Semi auf dem TSMC 3nm-Prozess wurde kürzlich auf dem Chiplet Summit in Santa Clara, CA, vorgestellt.

Das komplette 3nm UCIe PHY + Controller Subsystem von Alphawave Semi ist in der Lage, Datenraten von 24Gbps zu übertragen und bietet eine hohe Bandbreitendichte bei extrem niedrigem Stromverbrauch und geringer Latenz. Die Lösung ist konform mit der neuesten UCIe Revision 1.1 Spezifikation und umfasst einen hochkonfigurierbaren Die-to-Die D2D-Controller, der Streaming, PCIe®/CXLTM, AXI-4, AXI-S, CXS und CHI-Protokolle unterstützt. Das Subsystem verfügt über Bit Error Rate (BER) Health Monitoring, um einen zuverlässigen Betrieb zu gewährleisten.

Der PHY kann so konfiguriert werden, dass er die fortschrittlichen Packaging-Technologien von TSMC wie Chip-on-Wafer-on-Substrate (CoWoS®) und Integrated Fan-Out (InFO) unterstützt, die die Signaldichte maximieren, sowie organische Substrate für eine kostengünstigere Lösung. Kunden können von den anwendungsoptimierten IP-Subsystemen und der fortschrittlichen 2,5D/3D-Packaging-Expertise von Alphawave Semi profitieren, indem sie fortschrittliche Schnittstellen wie UCIe, PCIe, CXL, Multi-Standard-Serdes und HBM in kundenspezifische Chips und Chiplets integrieren.