QuickLogic Corporation hat die Version 2.4 seiner Aurora eFPGA Entwicklungstool-Suite veröffentlicht. Diese neueste Version enthält zentrale Tool-Verbesserungen, die die eFPGA-Nutzung und die Leistung der RTL des Designers verbessern, insbesondere im Bereich des rekonfigurierbaren Computing. Die Tool Suite enthält vollständig quelloffene Module für Skalierbarkeit, Langlebigkeit und volle Codetransparenz.

Asymmetric BlockRAM (BRAM) Inferencing - Rekonfigurierbare Computing-Algorithmen, insbesondere solche, die Krypto oder die Echtzeit-Aktualisierung von Gewichten bei der Implementierung von Faltungsneuronalen Netzen beinhalten, erfordern oft unterschiedliche Lese-/Schreibbreiten von BRAMs. Die Inferencing-Funktion, die jetzt in Aurora verfügbar ist, reduziert die Notwendigkeit einer manuellen Änderung des RTL-Designs des Benutzers. State-of-the-Art "Single Stage"-Routing - Die maximale Betriebsfrequenz (Fmax) des Designs eines Anwenders ist eine Funktion der Effizienz der vom FPGA-Benutzertool verwendeten Platzierungs- und Routing-Algorithmen (PnR). Aurora??

Version 2.4 enthält einen Single Stage Routing-Algorithmus, der die Fmax eines Benutzerdesigns, das auf QuickLogic eFPGA-Cores abzielt, um bis zu 24% erhöht, wie QuickLogics umfangreiche Suite von Benchmark-Designs zeigt. Der Algorithmus wurde im Rahmen eines geförderten Forschungsprogramms an der Universität von Toronto entwickelt und auf der FPL-Konferenz in Schweden im September dieses Jahres vorgestellt. Stromverbrauchsberechnung - eFPGA-Cores sind nahezu unbegrenzt reprogrammierbar. Daher kann das Verständnis des dynamischen Stromverbrauchs über das Universum der Anwendungsfälle hinweg eine unglaublich zeitraubende Aufgabe sein.

Die neueste Version der Aurora FPGA Tools berechnet den dynamischen Stromverbrauch anhand der Taktfrequenzen des Designs des Anwenders und der extrahierten Kapazitätsmodelle, die aus derASIC-ähnlichen Designmethodik von QuickLogic stammen. Darüber hinaus können FPGA-Anwender mit der Continuous Integration (CI)-Infrastruktur von QuickLogic, der Command Line Interface (CLI)-Option und den fortgeschrittenen Programmierbeispielen den voraussichtlichen Stromverbrauch über Bibliotheken von Anwenderdesigns hinweg berechnen - und zwar auf vollautomatische Weise. Benutzerfreundlichkeit - Die Validierung von Funktionalität und Timing Closure kann für FPGA-Anwender eine mühsame Aufgabe sein.

Die Version 2.4 der Aurora FPGA User Tools enthält mehrere Entwicklungen im Workflow, um die Designzeit des Anwenders insgesamt zu verbessern. Dazu gehören: Verbesserte integrierte Entwicklungsumgebung, Projektarbeitsbereich, Execution Control Panel, erweiterte Log-Konsole, Physical Viewer, Critical Path Analysis und detaillierte Timing/Utilization Information.