Die Andes Technology Corporation gab bekannt, dass eine aktualisierte Version der leistungsstarken Andes Custom Extension (ACE) Technologie jetzt die Prozessoren der AndesCore 45-Serie u den Single-Core N45/D45/NX45/A45/AX45 und den Multi-Core A45MP/AX45MP unterstützt. Darüber hinaus funktionieren die fortschrittlichen ACE-Funktionen ACE-RVV und Andes Streaming Port mit dem AndesCore AX45MPV, dem neuesten Mitglied der 45er-Prozessoren mit bis zu 1024 Bit Vector Processing Unit (VPU). Mit einer In-Order, 8-stufigen, dual-issue superskalaren Pipeline bieten die Prozessoren der AndesCore 45-Serie eine starke Verarbeitungsleistung für Unternehmen, die hochleistungsfähige Lösungen für eine breite Palette von Anwendungen in den Bereichen 5G, Automotive, AIoT usw. entwickeln wollen.

Ähnlich wie die Prozessoren der Serien AndesCoreo 25 und 27 arbeiten die Prozessoren der Serie 45 jetzt mit der Andes Custom Extensiono (ACE), um domänenspezifische Architekturen mit Unterstützung für benutzerdefinierte Anweisungen zu realisieren. Mit Hilfe des ACE-Frameworks können SoC-Designer benutzerdefinierte Anweisungen und die entsprechende benutzerdefinierte Logik zur Erweiterung der AndesCoreo-Prozessoren entwerfen. Der Andes COPILOT ist ein Satz leistungsstarker Tools zur Generierung aller erforderlichen Komponenten, einschließlich intrinsischer Funktionen, Prozessor-RTL-Modul und Unterstützung für Simulator, Debugger und Kompilierungs-Tools zur Unterstützung der benutzerdefinierten Anweisungen.

Die Entwickler schreiben ein ACE-Skript zur Beschreibung der Befehlssemantik und einen präzisen Verilog-RTL-Code zur Beschreibung der kundenspezifischen Logik. Diese werden dann in den COPILOT eingespeist, um alle Ausgaben zu erzeugen. Die neue Version COPILOT v6 bietet Entwicklern Zugang zu erweiterten Funktionen von ACE wie ACE Pipelining, Hintergrundverarbeitung und Gruppierungsfunktionen.

In der ACE-Pipelining-Engine werden viele ACE-Befehle in verschiedenen Phasen gleichzeitig verarbeitet. Eine Anweisung kann jeden Zyklus abschließen, wenn keine Abhängigkeit von Ressourcen und Daten besteht. Auf diese Weise bietet das ACE-Pipelining eine erhebliche Leistungssteigerung.

Durch die Ausführung von ACE-Befehlen im Hintergrund wird ihre Ausführung von der Prozessor-Pipeline entkoppelt. Dadurch kann die Prozessor-Pipeline jüngere Befehle, einschließlich ACE-Befehlen, weiter ausführen, ohne auf die Fertigstellung älterer ACE-Befehle zu warten. Dadurch wird die Gesamtleistung verbessert, insbesondere bei ACE-Befehlen mit langer Latenz.

Mit den Gruppierungsfunktionen können Sie eine oder mehrere Anweisungen als Anweisungsgruppe, Synchronisationsgruppe oder Statusgruppe angeben. ACE-Befehle in verschiedenen Befehlsgruppen können gleichzeitig ausgeführt werden, um die Gesamtleistung der ACE-Ausführung zu verbessern. Um die Flexibilität bei der Entwicklung benutzerdefinierter Befehle weiter zu erhöhen, verfügt der neueste COPILOT über eine spezielle Unterstützung für SoC mit eingebettetem FPGA, bei dem ein oder mehrere Cores der 45er Serie gehärtet sind, um sich über ACE-Schnittstellen mit dem eingebetteten FPGA zu verbinden, das für benutzerdefinierte Erweiterungen nach dem Silizium bereit ist.

COPILOT kann Clock Domain Crossing Logik für den gehärteten Teil des Chips generieren. Die eingebettete FPGA-Architektur ermöglicht es, benutzerdefinierte Befehle für jeden beliebigen Zweck zu ändern, z. B. um Designprobleme zu beheben oder weitere innovative Befehle hinzuzufügen.