Cadence Design Systems, Inc. gab bekannt, dass Microchip die Cadence® Palladium® Z2 Enterprise Emulation Platform für die Entwicklung ihrer ASIC-Produkte der nächsten Generation einsetzt, die auf hochleistungsfähige und skalierbare SoC-Lösungen für Rechenzentren abzielen. Die Palladium Z2-Plattform bietet Microchip eine 2-fach höhere Emulationskapazität, die mehr gleichzeitige Benutzer und eine 1,5-fache Leistungssteigerung im Vergleich zur vorherigen Emulator-Generation ermöglicht, wobei die volle Kompatibilität mit bestehenden Emulations-Setups und Anwendungsmodellen erhalten bleibt. Die Palladium Z2-Plattform bietet ein frühes Modell des ASICs für die Software- und Firmware-Entwicklungsteams von Microchips, was für das Erreichen des Ziels einer erfolgreichen First-Pass-Silizium- und Software-Integration unerlässlich ist. Durch die Nutzung der Übereinstimmung der Palladium- und Cadence Protium Enterprise Prototyping-Datenbanken sparte Microchip mehrere Wochen Zeit für das Aufsetzen von FPGA-Prototypen sowie für das Debugging der Hardware- und Software-Integration. Das dynamische Duo aus Palladium und Protium bietet nicht nur dieselben RTL-Datenbanken, sondern auch Design-Umgebungen mit denselben In-Circuit- und virtuellen Schnittstellen, wodurch der Debug-Prozess für Software- und Hardware-Ingenieure völlig nahtlos und transparent wird. Die Palladium Z2 Enterprise Emulation Platform und das Protium X2 Enterprise Prototyping System sind Teil des Cadence Verification Full Flow und unterstützen die Intelligent System Design Strategie des Unternehmens. Der Cadence Verification Full Flow besteht aus Core Engines und Verification Fabric-Technologien, die den Verifikationsdurchsatz und die Designqualität erhöhen und die Verifikationsanforderungen für eine Vielzahl von Anwendungen und vertikalen Segmenten erfüllen. Weitere Informationen über die Palladium Z2-Plattform finden Sie unter www.cadence.com/go/palladiumz2cs.