Cadence Design Systems, Inc. kündigte die Verfügbarkeit der branchenweit ersten Verification IP (VIP) und System-Level VIP (System VIP) für den Compute Express Link (CXL) 3.0 Standard an, um die Einführung der neuen Technologie zu beschleunigen. Das Cadence VIP für CXL 3.0 ist in das Cadence VIP für PCI Express(R) (PCIe(R)) 6.0 integriert und bietet damit eine Komplettlösung von der IP bis zur System-on-Chip (SoC)-Ebene, die Anwendern bei der Erstellung von Designs für hochleistungsfähige Rechenzentrumsanwendungen hilft. Das Cadence VIP for CXL bietet eine leistungsstarke Modellimplementierung, die es Designern ermöglicht, die funktionale Verifikation schnell und gründlich abzuschließen - mit weniger Aufwand und größerer Sicherheit, dass das Design wie erwartet funktioniert.

Das VIP für CXL verfügt über die Cadence TripleCheck(TM)-Technologie, die einen spezifikationskonformen Verifikationsplan in Verbindung mit umfassenden Abdeckungsmodellen und einer robusten Testsuite liefert, um die Einhaltung der Spezifikation zu gewährleisten. Die Cadence System VIP-Lösung wurde ebenfalls erweitert, um die neueste CXL-Spezifikation zu berücksichtigen. Die Lösung umfasst die System Traffic Library für CXL, die gebrauchsfertige Tests auf SoC-Ebene bietet, die sowohl in der Simulation als auch in der Emulation nahtlos funktionieren, den System Performance Analyzer für die automatische Leistungsanalyse von CXL bis DDR und das System Scoreboard, das eine automatische Prüfung der Kohärenz und Datenintegrität ermöglicht.

Durch die Unterstützung der neuesten Spezifikationen der Branche und die Bereitstellung von Verifikationslösungen, die als erste auf den Markt kommen, sowohl für IP als auch für die SoC-Ebene, ermöglicht es Cadence seinen Kunden, neue Standards wie CXL 3.0 schnell zu implementieren." Die neuen VIP-Lösungen sind Teil des umfassenderen Cadence-Verifikations-Full-Flows, der die Palladium(R) Z2-Emulation, das Protium(TM) X2-Prototyping, die Xcelium(TM)-Simulation, die Jasper(TM) Formal Verification Platform, das Helium(TM) Virtual and Hybrid Studio und die vManager(TM) Verification Management Platform umfasst. Der Cadence Verification Full Flow liefert den höchsten Verifikationsdurchsatz an Bugs pro investiertem Dollar pro Tag. Die VIP-Lösungen und der Verifikations-Full-Flow unterstützen die Intelligent System Design(TM)-Strategie des Unternehmens und ermöglichen ein hervorragendes SoC-Design.