Renesas Electronics Corporation gab bekannt, dass das Unternehmen Schaltungstechnologien für einen eingebetteten magnetoresistiven Speicher mit Spin-Transfer-Torque (STT-MRAM, im Folgenden MRAM) entwickelt hat, der schnelle Lese- und Schreibvorgänge ermöglicht. Der in einem 22-nm-Prozess gefertigte Testchip für eine Mikrocontrollereinheit (MCU) enthält ein eingebettetes MRAM-Speicherzellen-Array mit 10,8 Megabit (Mbit). Er erreicht eine zufällige Lesezugriffsfrequenz von über 200 MHz und einen Schreibdurchsatz von 10,4 Megabyte pro Sekunde (MB/s).

Da IoT- und KI-Technologien weiter voranschreiten, wird von MCUs in Endgeräten eine höhere Leistung erwartet als je zuvor. Die CPU-Taktfrequenzen von Hochleistungs-MCUs liegen im Bereich von Hunderten von MHz. Um eine höhere Leistung zu erzielen, müssen die Lesegeschwindigkeiten des eingebetteten nichtflüchtigen Speichers erhöht werden, um die Lücke zwischen ihnen und den CPU-Taktfrequenzen zu minimieren. MRAM hat eine geringere Lesespanne als der in herkömmlichen MCUs verwendete Flash-Speicher, was den Hochgeschwindigkeits-Lesebetrieb erschwert.

Andererseits ist MRAM bei der Schreibleistung schneller als Flash-Speicher, da er vor der Durchführung von Schreibvorgängen keinen Löschvorgang erfordert. Eine Verkürzung der Schreibzeiten ist jedoch nicht nur für den alltäglichen Gebrauch wünschenswert, sondern auch zur Kostenreduzierung beim Schreiben von Testmustern in Testprozessen und beim Schreiben von Steuercodes durch Endprodukthersteller. Das Auslesen von MRAM erfolgt in der Regel über einen Differenzverstärker (Leseverstärker), um festzustellen, ob der Strom der Speicherzelle oder der Referenzstrom größer ist.

Da jedoch die Differenz der Speicherzellenströme zwischen den Zuständen 0 und 1 (das Lesefenster) bei MRAM kleiner ist als bei Flash-Speichern, muss der Referenzstrom für ein schnelleres Lesen genau in der Mitte des Lesefensters positioniert werden. Die neu entwickelte Technologie führt zwei Mechanismen ein. Der erste Mechanismus richtet den Referenzstrom in der Mitte des Fensters entsprechend der tatsächlichen Stromverteilung der Speicherzellen für jeden Chip aus, die während des Testprozesses gemessen wurde. Der andere Mechanismus reduziert den Offset des Leseverstärkers.

Mit diesen Anpassungen wird eine schnellere Lesegeschwindigkeit erreicht. Außerdem gibt es in herkömmlichen Konfigurationen große parasitäre Kapazitäten in den Schaltkreisen, die zur Steuerung der Spannung der Bitleitung verwendet werden, damit diese während des Lesevorgangs nicht zu hoch ansteigt. Dies verlangsamt den Lesevorgang. Deshalb wurde in dieser Schaltung ein Kaskoden-Verbindungsschema (Hinweis 1) eingeführt, um die parasitäre Kapazität zu reduzieren und das Lesen zu beschleunigen.

Dank dieser Fortschritte kann Renesas die weltweit schnellste zufällige Lesezugriffszeit von 4,2 ns erreichen. Selbst unter Berücksichtigung der Einrichtungszeit der Schnittstellenschaltung, die die MRAM-Ausgangsdaten empfängt, kann das Unternehmen den Random-Read-Betrieb bei Frequenzen von über 200 MHz realisieren.